集成電路設(shè)計(jì)軟件Mentor Tanner Tools

Mentor Tanner Tools是一款專業(yè)的集成電路設(shè)計(jì)軟件，這款軟件提供了緊密集成的混合信號(hào)設(shè)計(jì)套件，設(shè)計(jì)周期極短、性價(jià)比高。軟件包含了實(shí)用的集成電路的模擬、混合、分析等操作，集合了實(shí)用的L-Edit，DRC，SPR，Extract，LVS以及W-Edit，S-Edit等工具插件，可以廣泛地應(yīng)用于各類電路、電子的設(shè)計(jì)領(lǐng)域，大大地提高工程師的效率。

功能介紹：

布局偽造：Layout Forge是一種生產(chǎn)力增強(qiáng)工具，適用于模擬布局設(shè)計(jì)人員執(zhí)行設(shè)備級(jí)別的布局和布線，從而可以完全控制布局和布線。 Layout Forge在原理圖中識(shí)別差分對(duì)，電流鏡和共源共柵電流鏡，并自動(dòng)在布局中生成放置和布線的單元。設(shè)計(jì)人員可以在瞬間中心的幫助下自定義設(shè)備的放置，并可以自定義工藝路線。

鄰接：參數(shù)化的單元鄰接可以允許參數(shù)化的單元實(shí)例在鄰接時(shí)調(diào)整其幾何形狀以占據(jù)最小面積。例如，如果一個(gè)n溝道MOSFET的兩個(gè)實(shí)例共享相同的源極或漏極，則基臺(tái)將重新生成實(shí)例，以去除額外的觸點(diǎn)并使這兩個(gè)器件彼此非�？拷��；�臺(tái)將檢查有效的連接，相同類型或類別的設(shè)備，并確保LVS清潔結(jié)果。必須由PDK中的鑄造廠啟用參數(shù)化的單元橋臺(tái)。

繼承的連接：S-Edit現(xiàn)在提供對(duì)通過參數(shù)化電源/接地符號(hào)或網(wǎng)絡(luò)標(biāo)簽定義的繼承連接的支持。

符號(hào)和示意圖中的圖像：現(xiàn)在可以在符號(hào)視圖和示意圖視圖中插入圖像。這可以用于創(chuàng)建更詳細(xì)的符號(hào)，也可以用于在示意圖中添加注釋或文檔。 Windows®支持位圖和矢量格式。 Linux僅支持位圖格式。

AFS和EZWave集成：S-Edit現(xiàn)在與AFS，Eldo和EZwave集成在一起，以在整個(gè)Linux環(huán)境中提供仿真設(shè)置，啟動(dòng)，交叉探測(cè)和向后注釋支持。 Windows上的SEdit和Linux上使用PSF輸出格式的AFS / EZWave現(xiàn)在也支持設(shè)置和啟動(dòng)，交叉探測(cè)和向后注釋。反向注釋支持包括DC OP V / I，AC小信號(hào)，模型參數(shù)，設(shè)備AC小信號(hào)參數(shù)表和設(shè)備參數(shù)反向注釋。

功能特色：

一、Tanner T-Spice模擬

快速，準(zhǔn)確，經(jīng)過代工驗(yàn)證的模擬，適用于苛刻的模擬/混合信號(hào)設(shè)計(jì)

Tanner T-Spice模擬器是Tanner工具套件的一部分，可與流程中的其他設(shè)計(jì)工具輕松集成，并與行業(yè)領(lǐng)先的標(biāo)準(zhǔn)兼容。它通過高級(jí)建模，多線程支持，設(shè)備狀態(tài)繪圖，實(shí)時(shí)波形查看和分析以及用于簡(jiǎn)單SPICE語法創(chuàng)建的命令向?qū)�來提高仿真精度�?/p>

快速，精確的模擬/混合信號(hào)電路仿真，支持多線程

通過虛擬數(shù)據(jù)測(cè)量，參數(shù)掃描，蒙特卡羅，DC / AC和瞬態(tài)分析，準(zhǔn)確表征電路行為

支持Levenberg-Marquardt非線性優(yōu)化器，繪圖語句和參數(shù)定義，以及位或總線邏輯波形輸入

業(yè)內(nèi)最低的總擁有成本

適用于Windows或Linux

1、直觀且易于使用

快速學(xué)習(xí)曲線可讓您的設(shè)計(jì)師快速掌握

2、鑄造驗(yàn)證

RTL到GDSII，PDK和代工流程支持

支持PSP，BSIM3.3和4.6，BSIM SOI 4.0，EKV 2.6，MOS 9，RPI a-SI和Poly-Si TFT，VBIC和MEXTRAM型號(hào)

3、支持關(guān)鍵行業(yè)標(biāo)準(zhǔn)

HSPICE-和PSpice兼容的語法

Verilog-A和Verilog-AMS支持高級(jí)建模 - 創(chuàng)建任何設(shè)備的定制模型

二、Tanner S-Edit原理圖捕獲

用戶友好的原理圖捕獲環(huán)境，即使是最復(fù)雜的模擬/混合信號(hào)設(shè)計(jì)

Tanner S-Edit原理圖捕獲可提高設(shè)計(jì)效率，同時(shí)處理最復(fù)雜的IC設(shè)計(jì)。這種功能強(qiáng)大的環(huán)境支持在網(wǎng)絡(luò)和設(shè)備級(jí)別的原理圖，布局和LVS報(bào)告之間進(jìn)行快速的64位渲染和交叉探測(cè)。 

行業(yè)標(biāo)準(zhǔn)支持，包括嚴(yán)格的SPICE仿真集成和波形交叉探測(cè)

在原理圖中直接查看工作點(diǎn)仿真結(jié)果

通過網(wǎng)絡(luò)/設(shè)備突出顯示在原理圖，布局和LVS報(bào)告之間進(jìn)行交叉探測(cè)

可配置的原理電氣規(guī)則檢查（ERC）

先進(jìn)的陣列和總線支持

與Tanner L-Edit IC集成，可加快布局和ECO流程

適用于Windows和Linux

1、使用方便

直觀，簡(jiǎn)單的學(xué)習(xí)曲線，讓您快速上手

2、每個(gè)單元格的屬性回調(diào)和多個(gè)視圖

包括SPICE，原理圖，Verilog，Verilog-A和Verilog-AMS視圖

3、行業(yè)標(biāo)準(zhǔn)的進(jìn)出口支持

- 導(dǎo)出到SPICE，EDIF，Verilog和VHDL 

- 從OpenAccess和EDIF導(dǎo)入，自動(dòng)轉(zhuǎn)換Mentor和其他第三方工具中的文件

三、Tanner波形查看器

用于查看，比較和分析仿真結(jié)果的直觀界面

Tanner波形查看器（以前稱為W：編輯）提供直觀的多窗口，多圖表界面，可以以高度可配置的格式輕松查看波形和數(shù)據(jù)。

動(dòng)態(tài)鏈接到Tanner T-Spice仿真和Tanner S-Edit原理圖捕獲 

直接在原理圖編輯器中進(jìn)行波形交叉探測(cè)

輕松處理大型（10GB +）數(shù)據(jù)文件

適用于Windows或Linux

基于其他跡線的數(shù)學(xué)表達(dá)式創(chuàng)建新跡線，以進(jìn)行高級(jí)分析，并輕松與測(cè)量數(shù)據(jù)進(jìn)行比較最大值，最小值，平均值，交叉點(diǎn)，均方根值，過沖/下沖，幅度，誤差，交叉，延遲，周期，頻率，上升/下降時(shí)間，抖動(dòng)，脈沖寬度，建立時(shí)間，積分，微分，占空比和轉(zhuǎn)換速率

1、自動(dòng)計(jì)算和顯示FFT結(jié)果

dB或線性幅度

包裹或未包裹的相

用于實(shí)部或虛部

2、直觀，易用的功能

動(dòng)態(tài)注釋

腳本

高性能跟蹤導(dǎo)航器

3、運(yùn)行時(shí)更新

查看生成時(shí)的模擬結(jié)果