繼CS439之后,又設(shè)計了這款A(yù)D1955的解碼器,AD1955的綜合性能要優(yōu)于CS4398,當(dāng)然由低通模擬單元造成的成本也會大幅增加。
本DAC設(shè)計中,數(shù)字接收單元采用CS8416,電源部分則認真挑選了普通三端穩(wěn)壓器,保證電壓配對與誤差,電壓轉(zhuǎn)換則采用OPA627BP運放,單顆運放價值160多人民幣,想不好聲都難,電壓轉(zhuǎn)換都用了OPA627BP,低通濾波自然采用與之配套的OPA637BP,6顆運放都上千了,“俄滴神啊”,不知大家有何感想了。本次設(shè)計,外觀上采用了與上款439dac相同的機械外觀尺寸,好處就是一旦做了外殼,可以通用。以下就整體設(shè)計展開詳細描述。
CS8416內(nèi)部功能圖如下:
CS8416是CIRRUS LOGIC近期產(chǎn)品之一,是192KHZ數(shù)字音頻接收芯片,工作電壓為3.3V,兼容5V TTL邏輯電平,與其它同類產(chǎn)品比,內(nèi)部還整合了8通道模擬切換開關(guān),十分方便進行多通道輸入選擇,簡化外圍電路設(shè)計。CS8416的工作坊式分為軟件控制模式和硬件控制模式,在軟件控制模式下需要借助外部MCU對CS8416內(nèi)部寄存器進行讀寫操作才能完成控制,會有較為復(fù)雜的外圍設(shè)計以及一定的技術(shù)難度,對于我們業(yè)余玩家來說意義不是很大,所以筆者在本設(shè)計中選擇CS8416為硬件控制模式,硬件模式下數(shù)據(jù)流程如下:
從圖二中可以看出,在硬件控制模式下,CS8416的使用更加簡潔,外部輸入通道減少為4個,它的各種工作模式則由相應(yīng)得引腳的系統(tǒng)復(fù)位期間的邏輯電平來決定,硬件控制模式下的各引腳定義見表一:
從表一可以看出,我們首先必須把SDOUT管腳接地才能為硬件控制模式;由于筆者為單一芯片應(yīng)用設(shè)計,所以RCBL自然選擇為拉高----首選模式;音頻格式設(shè)定1和0就是我們常說的IIS數(shù)據(jù)的選擇控制了,對于CS8416,“設(shè)定1”必須接地,“設(shè)定0”則必須拉高,這樣CS8416的串行音頻數(shù)據(jù)輸出端口就可以獲得我們所需要IIS 24bit數(shù)據(jù)流了;U接地選擇256Fs;TX接地;96KHZ接地;NV/RERR接地。至此,CS8416的工作方式就完全確定啦。
圖三所示為CS8416工作于硬件模式的引腳定義圖,但是他們在實際的使用還是有一定的要求的,下面對各引腳作簡單的說明:
1腳:輸入通道3
2腳:輸入通道2
3腳:輸入通道1
4腳:輸入通道0
這4個輸入通道的中不使用的通道可以懸浮或者直接接地處理,通道的選擇由10腳和11腳的邏輯電平控制?梢暂斎雴味诵盘柣蛘卟罘中盘枴]斎氩罘中盘柕臅r候需要與5腳配合。
5腳:差分輸入的負端。當(dāng)采用單端輸入的時候,該引腳通過一個耦合電容接地。
6腳:VA。該腳為芯片內(nèi)波模擬電路供電電源,該電源的精度則直接影響到時基抖動,對輸出信號的穩(wěn)定性造成影響。電壓要求為3.3V
7腳:AGND。電源VA的模擬地。
8腳:鎖相環(huán)濾波器接入腳。為了保證穩(wěn)定性,濾波器RC網(wǎng)絡(luò)的接地端一定要與7腳AGND盡可能短。
9腳:復(fù)位輸入腳。低電平有效。
10腳:數(shù)據(jù)格式設(shè)定1
11腳:數(shù)據(jù)格式設(shè)定0
12腳:TX輸出與RX通道直通選擇設(shè)定1
13腳:TX輸出與RX通道直通選擇設(shè)定0
當(dāng)TX不被使用的時候,請將TX通道設(shè)定到不被用到的輸入通道上。
14腳:接收數(shù)據(jù)不能識別指示
15腳:音頻數(shù)據(jù)流指示。
16腳:96KHZ采樣頻率檢測。當(dāng)采樣頻率小于等于48KHZ的時候,輸出低電平;大于88.1KHZ的時候輸出高電平。
17腳:數(shù)據(jù)接收器狀態(tài)輸出
18腳:U狀態(tài)輸出
19腳:C狀態(tài)輸出
20腳:TX輸出引腳。
21腳:內(nèi)部邏輯電路電源輸入。電壓為3.3V或者5V。
22腳:內(nèi)部邏輯門電路電源地與內(nèi)部音頻數(shù)據(jù)處理單元電源地。
23腳:內(nèi)部音頻數(shù)據(jù)處理單元電源輸入。電壓為3.3V。
24腳:主時鐘輸出。
25腳:外部時鐘輸入。
26腳:串行音頻數(shù)據(jù)流數(shù)據(jù)位輸出。
27腳:串行音頻數(shù)據(jù)流數(shù)據(jù)的位時鐘輸出。
28腳:串行音頻數(shù)據(jù)流左右通道分割時鐘輸出。
CS8416無論工作與硬件控制還是軟件控制模式下,都可以通過串行通訊口與內(nèi)部寄存器進行讀操作,筆者雖沒有在電路中設(shè)計有MCU,但是在電路中保留了IIC串行通訊接口,方便以后加裝MCU實現(xiàn)數(shù)據(jù)顯示功能。有關(guān)內(nèi)部寄存器組這里不再詳述,有興趣的同好可以自己翻閱CS8416數(shù)據(jù)手冊去研究。
本次設(shè)計的核心芯片是ANALOG公司出品的高性能多位西格瑪-德爾塔轉(zhuǎn)換器件AD1955,該芯片為單電源供電,支持采樣頻率達192khz ,在48khz采樣頻率應(yīng)用下信噪比可達120DB,內(nèi)部整合有8倍過采樣頻率數(shù)字濾波器。方便設(shè)計者進行電路設(shè)計,并以較低的代價即可構(gòu)成高性能的應(yīng)用。在其他同類芯片中,還有CS4398,PCM1798等也具有各自的特點,但是縱觀ad1955的模擬轉(zhuǎn)換器的電流輸出能力,AD1955居然達到8.64ma P-P值,并且還需要設(shè)置有3.24ma的偏置輸入電流保證,我們在實際應(yīng)用往往容易發(fā)現(xiàn)一點,性能的提升必然要以功耗的付出做代價,效率的提升必然以工藝的改善為基礎(chǔ)。
AD1955 DA轉(zhuǎn)換器的內(nèi)部功能塊結(jié)構(gòu)圖如圖四,從結(jié)構(gòu)圖就可以發(fā)現(xiàn)該芯片的應(yīng)用設(shè)計極為簡單明了,并無太多的邏輯設(shè)定。和CS8416一樣,該芯片同樣可以采用外部MCU控制使其工作于軟件控制模式,但是該芯片的特點就是當(dāng)沒有外部MCU來寫內(nèi)部寄存器的時候,只要數(shù)據(jù)格式符合內(nèi)部寄存器的初始默認值就可以正常工作,很方便設(shè)計者構(gòu)成單片應(yīng)用設(shè)計。對于AD1955的深層應(yīng)用設(shè)計,筆者在這里不再描述。
AD1955的引腳圖如圖五所示,對于不用的輸入引腳(DSD數(shù)據(jù)輸入端口),直接接地處理;不用的輸出引腳(左右通道0標志輸出引腳),懸浮處理;串行通訊口用上拉電阻接到電源即可。